THO-MAC:一种两跳优化的低延迟低功耗无线传感器网络介质访问控制协议

功耗与延迟是无线传感器网络介质访问控制协议设计首要考虑的两个问题。提出了一种新的传感器网络低延迟、低功耗、接收节点初始化异步介质访问控制协议——THO-MAC协议。通过准确预测接收节点的唤醒时间,THO-MAC协议调度发送节点侦听信道,从而减少发送节点空闲侦听能量浪费。THOMAC协议在发送节点两跳转发节点集中选择使报文两跳转发延迟最小的转发节点,从而降低报文传输延迟。使用NS2模拟器对THO-MAC协议进行了详细模拟。模拟结果显示,与RI-MAC和Any-MAC协议相比,THOMAC协议可以减少35.5%和18%的报文传输延迟,同时节省23.5%和15.5%的节点功耗。     

绳系拖曳离轨过程中的摆动抑制策略

以周向常值连续小推力作用下的绳系拖曳离轨为背景,针对离轨过程中的系绳摆动抑制问题,建立了系统质心轨道动力学方程及系绳摆动动力学方程,分析了无系绳收放控制时的系绳摆动特性以及系绳收放对系绳摆动的作用效果,构造了使系绳摆动衰减的期望绳长收放速率并设计了系绳张力控制律。仿真结果表明:无系绳收放控制时,系绳摆动表现为平衡位置附近的周期性往复运动;张力控制连续平滑,很好地实现了系绳实际长度对期望长度的跟踪,同时有效地抑制了离轨过程中的系绳摆动。     

GPS L1C信号LDPC译码器设计

GPS现代化中的L1C信号使用了LDPC码,以提高接收机的弱信号接收能力。L1C信号中使用的LDPC码没有循环或准循环结构,这为译码器设计带来了难度。为了降低译码器实现复杂度,在分析L1C信号LDPC码校验矩阵结构的基础上,通过对校验节点分类和改变变量节点更新方法,提出了一种低存储量和简化译码器控制逻辑的低复杂度译码器结构,并通过仿真验证了译码器译码结果的正确性。     

基于北斗短报文的远海实时精密单点定位

针对远海精密导航与定位费用高昂的问题,提出利用北斗短报文传输多模全球导航卫星系统的实时服务数据,实现远海实时精密单点定位。为了降低通信成本和硬件成本,本研究对实时服务数据进行简化,弥补了北斗短报文带宽的不足;为了克服北斗短报文频率低的缺点,采取了实时精密星历预报的方法,来获取分钟间隔以外时刻的卫星轨道位置和钟差改正。对基于北斗短报文的远海实时精密单点定位的数据处理过程进行了仿真模拟。后期处理实测海洋观测数据,对定位性能进行测试,可实现水平方向厘米级定位,竖直方向精度为10~20 cm。该方法为低成本的远海实时定位提供了技术参考。     

基于马尔可夫预测的低消耗弹药库存仿真建模分析

应用马尔可夫方法的无后效性原理,建立了低消耗弹药库存的预测模型,为该类弹药的年度供应提供依据。在模型建立的基础上,对其仿真算法进行了描述,并应用计算机进行了仿真实现。     

基于直接数据域自适应算法的相干信号DOA估计

利用直接数据域自适应算法的稳态权值代替噪声子空间构建空间谱,构造了一种超分辨波达方向(DOA)估计方法.为了解决谱峰搜索时的伪峰问题,采用参考阵元轮换得到多组线性无关稳态权值,逼近噪声子空间,能有效去除伪峰.针对相干信号的DOA估计,进一步提出了直接数据域取对称共轭向量的解相干方法.相比子空间分解类算法,本文算法不需估计信号源数目和协方差矩阵、不需特征分解,复杂度仅为O(MP),同时能有效完成解相干处理.     

基于RCS的三维低可探测性轨迹优化方法

针对基于雷达散射截面(RCS)规避雷达威胁的飞行轨迹优化问题,提出了低可探测性三维轨迹优化的求解方法.通过B样条拟合构建连续可微的RCS数据模型,结合三维飞行动力学模型,建立规避雷达威胁下的飞行运动控制模型.将轨迹优化问题描述成为最优控制问题,其中飞行姿态控制、轨迹约束、边界条件作为约束条件,以降低雷达探测概率和减少飞行时间为目标函数.运用高斯伪谱法( GPM)将连续的最优控制问题转换为离散的非线性规划问题进行求解.仿真结果证明本文方法实现了求解单基地雷达和双基地雷达探测环境中低可探测性三维轨迹优化问题,有效降低了飞行过程中的雷达探测概率和暴露时间.     

声场干涉条纹图像的降噪研究与性能仿真

引导源目标定位算法形成的声场干涉条纹图像中常附带有噪声,这对定位性能的影响非常大。为了实现低信噪比条件下对目标的准确定位,根据算法仿真结果的特点,提出了利用小波阈值去噪法对图像进行降噪处理。针对软硬阈值去噪的不足,采用了阈值函数的改进方案。对小波去噪后图像再进行二值化设置,能有效提高算法去噪效果。仿真结果表明小波降噪处理能有效提高引导源目标定位算法在低信噪比条件下的定位性能。     

一种低功耗预比较TLB结构

介绍了一种低功耗TLB结构。这种结构的思想是基于程序局部性原理,结合Block Buffering[1]技术,并对CAM结构进行改造,提出一种预比较TLB结构,实现低功耗的TLB。并且采用Simplescalar 3.0模拟该TLB结构和几种传统的TLB结构的失效率。通过改进的CACTI3[2]模拟结果显示:提出的TLB结构比FA-TLB平均功耗×延迟降低约85%,比Micro-TLB降低80%,比Victim-TLB降低66%,比Bank-TLB降低66%以上。从而,所提出的TLB结构可以达到降低功耗的目的。     

一种适于片上路由器的自适应缓冲调整策略

在典型的片上网络路由节点中,来自不同方向的报文被存储在相互独立的缓冲资源中。在网络负载不均衡的情况下,某些方向的报文将很快填满该方向的缓冲,而其他方向仍可能有较多的缓冲资源处于空闲状态,这样就导致了网络中的缓冲资源利用率不高,进而影响片上网络的整体性能。提出了一种自适应的片上缓冲调整策略,能够根据网络负载情况动态调节缓冲结构,有效地提高了缓冲资源的利用率。在90nmCMOS工艺下设计实现了多端口共享缓冲资源的片上网络路由器,实验结果表明,在负载不均衡的网络中,提出的路由器能够带来性能改进及功耗降低;在达到相同性能的情况下,新路由器的面积较典型路由器减少了20.3%,而其缓冲功耗节约了41%左右。